HTML, Excel, Word, SEOВсё о BIOS ⇒ Настройки оперативной памяти DDR2/DDR3

Всё о BIOS

Как настроить BIOS
· Что такое BIOS
· Что такое CMOS
· Включение ПК
· AWARD BIOS 4.51PG
· AWARD BIOS 6.0
· AWARD BIOS 6.0PG
· AMI BIOS 1.24 (1.45)
· AMI BIOS 8.00
· BIOS PHOENIX + AWARD, BIOS INTEL
Базовые настройки BIOS
· Системное время и дата
· Жесткий диск
· Загрузка компьютера
· Обработка ошибок
· Антивирусная защита
· Настройка чипсета
· Процессор
· Общие настройки процессора
· Настройки кэш-памяти
· Как работает оперативная память
· Общие настройки оперативной памяти
· Настройки DRAM
· Настройки DDR2/DDR3
· Настройки клавиатуры и мыши
· Настройки шины PCI
· Настройки шины AGP и PCI Express
· Настройки IDE-контроллера
· Настройки USB и FIREWIRE
· Настройки портов COM и LPT
· Настройки звука
· Пароли БИОС
· Настройки прерываний
· Управление питанием
· Мониторинг компьютера
Сообщения об ошибках
· Сигналы AWARD BIOS
· Сигналы AMI BIOS
· Сигналы PHOENIX BIOS
· Вывод на монитор



Настройки оперативной памяти DDR2/DDR3


Пункт меню BIOS Описание
SDRAM CAS Latency Time Задержка между сигналом CAS и началом процесса получения данных из памяти. Для получения оптимальной производительности на DDR устанавливается 2 или 2,5. Для DDR2 задержку увеличивают на 1-2 единицы, для DDR3 - еще на 1-2.
SDRAM Cycle Time Tras/Trc Количество тактов между активной командой обращения к памяти (Tras) и командой на предварительный заряд (Precharge), а также числом тактов между завершением регенерации (Trc) и RAS.
Возможные значения:
  • 5/7 - наиболее быстрое значение;
  • 6/8 - стандартное значение (по умолчанию).
SDRAM RAS to CAS Delay Время задержки между сигналами RAS и CAS. Повышая на один такт, увеличиваем стабильность, уменьшая - производительность.
Оптимальные значения:
  • DDR - 3 такта;
  • DDR2 - 4 такта;
  • DDR3 - 5 или 6 тактов.
SDRAM RAS Precharge Time Количество тактов до начала регенерации памяти, за которые RAS должна накопить необходимый заряд. Оптимальное значение 2 или 3 такта.
SDRAM Cycle Length Задержка времени (в тактах) с момента получения сигнала CAS до начала получения данных из памяти. Для получения оптимальной производительности на DDR устанавливается 2 или 2,5. Для DDR2 задержку увеличивают на 1-2 единицы, для DDR3 - еще на 1-2.
SDRAM Configuration Время доступа к оперативной памяти.
Возможные значения:
  • Auto - автоматическое определение времени доступа, будет производиться при каждой загрузке компьютера;
  • 10 ns - 10 наносекунд, для SDRAM PC100;
  • 8 ns - 8 наносекунд, для SDRAM PC133;
  • 7 ns - 7 наносекунд, для разгона памяти.
Bank 0/1 DRAM Timing То же, что SDRAM Configuration для модуля памяти, вставленного в первый разъем.
Bank 2/3 DRAM Timing То же, что SDRAM Configuration для модуля памяти, вставленного во второй разъем.
Bank 4/5 DRAM Timing То же, что SDRAM Configuration для модуля памяти, вставленного в третий разъем.
Bank 6/7 DRAM Timing То же, что SDRAM Configuration для модуля памяти, вставленного в четвертый разъем.
DRAM Clock Тактовая частота работы модулей памяти.
Возможные значения:
  • HOST CLK - частота модулей памяти равна частоте системной шины (по умолчанию);
  • 100, 133, 200 MHz - фиксированное значение частоты;
  • CLK +33 - частота памяти увеличена на 33 МГц относительно системной шины;
  • CLK -33 - частота памяти уменьшена на 33 МГц относительно системной шины.
DRAM Page Idle Timer Время (в системных тактах), в течение которого контроллер памяти после перехода процессора в режим ожидания должен ожидать закрытия всех открытых страниц памяти. Уменьшая время - повышаем производительность и понижаем надежность. Обычно используются значения в интервале от 4 до 10 тактов, для новой скоростной памяти может быть установлено 32 такта.
Fast RW Turn Around Активация режима отключения задержки при чтении/записи.
Возможные значения:
  • Enabled - задержки нет (по умолчанию).
  • Disabled - задержка составляет 1 такт.
Refresh RAS# Assertion Время активности сингала RAS. Обычно устанавливается 3 или 4 такта.
SDRAM Active to Precharge Time Время задержки между обращением к памяти и началом регенерации. Обычно устанавливается 6 тактов.
SDRAM Banks Close Policy Правило закрытия банков памяти.
Возможные значения:
  • Page Miss - для двухбанковых модулей памяти;
  • Arbitration - для четырехбанковых модулей памяти.
SDRAM MA Wait State Дополнительная задержка перед чтением данных ячейки памяти.
Возможные значения:
  • 0 (Fast) - нет задержки;
  • 1 (Normal) - задержка 1 такт;
  • 2 (Slow) - задержка 2 такта.
SDRAM Refresh Rate Период регенерации памяти. Увеличение частоты повышает надежность и снижает производительность. Зависит от типа материнской платы и версии БИОС.
Возможные значения:
  • 7.8 ms, 15.6 ms, 31.2 ms, 62.4 ms, 124.8 ms - частота регенерации в микросекундах;
  • Normal - стандартная частота регенерации памяти;
  • Fast - ускоренная частота регенерации;
  • Slow - пониженная частота регенерации.
SDRAM Speculative Read Активация режима спекулятивного чтения, когда сигнал на чтение выдается раньше обычного.
Возможные значения:
  • Enabled - режим включен;
  • Disabled - режим выключен (по умолчанию).
System/SDRAM Frequency Ratio Соотношения частот системной шины и шины памяти (справочные значения).
DDR 128-Bit Access Активация режима 128-битного доступа к памяти.
Возможные значения:
  • Enabled - режим включен;
  • Disabled - режим выключен (по умолчанию).
DDR Timing by SPD
SDRAM Configuration
Аналогично SDRAM Configuration.
DDR Frequency Аналогично DRAM Clock.
DDR 128-Bit Access Активация режима 128-битного доступа к памяти типа DDR SDRAM.
Возможные значения:
  • Enabled - режим включен (по умолчанию);
  • Disabled - режим выключен.
DDR Reference Voltage Ручная регулировка напряжений, подаваемых на модули памяти.
Возможные значения:
  • DDR SDRAM - Auto, 2.55 V, 2.65 V, 2.75 V, 2.85 V
  • DDR2 SDRAM - Auto, 1.75 V, 1.85 V, 1.95 V, 2.05 V
  • DDR3 - 1.45 V, 1.55 V, 1.65 V, 1.75 V
SDRAM CAS Latency
DDR CAS# Latency
Аналогично SDRAM Cycle Length.
DRAM PH Limit Количество последовательных пакетных циклов обращения к памяти при поступлении запроса на обычный цикл записи или чтения. Обычно используется значение 8.
DRAM Idle Limit Аналогично DRAM Page Idle Timer.
DRAM Trc Timing Value Время обращения (количество тактов) к одному и тому же банку данных. Обычно - 8.
DRAM Trp Timing Value Время паузы (в тактах) после регенерации памяти перед обращением к ней. Обычно - 3.
DRAM Tras Timing Value
Tras
Время паузы (в тактах) после обращения к памяти и началом регенерации. Обычно от 7 тактов для SDRAM до 24 тактов для DDR3.
DRAM Trsd Timing Value
Trsd
Аналогично SDRAM RAS to CAS Delay.
DDR Refresh Rate Аналогично SDRAM Refresh Rate.
DDR Reference Voltage Аналогично DDR Reference Voltage.
Refrech Mode Select Задание метода регенерации памяти.
Возможные значения:
  • RAS Before CAS - сигнал RAS устанавливается раньше сигнала CAS;
  • CAS Before RAS - сигнал CAS устанавливается раньше сигнала RAS;
  • RAS only - исользуется только сигнал RAS;
  • Normal - стандартный метод, при котором процессор не имеет доступа к памяти во время регенерации;
  • Hidden - скрытый метод, при котором контроллер выбирает наиболее благоприятные моменты для регенерации, при этом процессор имеет доступ к памяти во время регенерации.
SDRAM (CAS Lat/RAS-to-CAS) Изменение комбинации длительности сигнала CAS и задержки между сигналами RAS и CAS для SDRAM.
SDRAM Capability Информация об установленных модулях памяти (справочное значение).
SDRAM Operating Mode Информация о частотах модулей памяти (справочное значение).
SDRAM Page Control Активация режима задержки закрытия обработанной страницы памяти (для модулей DRAM). Это снижает стабильность работы, но повышает производительность. В обычном режиме после обработки страницы памяти она сразу же закрывается. Но, довольно часто система через непродолжительное время вновь обращается к этой же странице памяти. Если оставить такую страницу на некоторое время открытой, то скорость работы возрастает.
Возможные значения:
  • Always Open - страницы остаются открытыми некоторое время;
  • Page Closes - обычный режим, страницы сразу закрываются.
SDRAM Precharge Control Какое устройство управляет предзарядом оперативной памяти.
Возможные значения:
  • Enabled - предзарядом управляет контроллер памяти (соответствует повышенной производительности);
  • Disabled - предзарядом управляет процессор (соответствует повышенной надежности).
Super Bypass Function Активация прямого доступа к памяти без задержек на обработку очереди запросов (для DDR, DDR2, DDR3).
Возможные значения:
  • Enabled - прямое обращение разрешено;
  • Disabled - прямое обращение запрещено.
Super Bypass Wait State Активация дополнительного такта задержки при обращении к памяти DDR SDRAM в режиме прямых обращений, что обеспечивает более высокую стабильность при работе в данном режиме.
Возможные значения:
  • Enabled - дополнительный такт задержки включен;
  • Disabled - дополнительный такт задержки выключен.


В начало страницы



В начало страницы